(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平8-6865

(43)公開日 平成8年(1996)1月12日

(51) Int. Cl. 6

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 12/16 G11C 16/06 340

M 7623-5B

G11C 17/00

309

(21)出願番号

特願平6-162973

(22)出願日

平成6年(1994)6月22日

(71)出願人 000001443

審査請求 未請求 請求項の数4

カシオ計算機株式会社

東京都新宿区西新宿2丁目6番1号

(72)発明者 平出 和彦

東京都羽村市栄町3丁目2番1号 カシオ

計算機株式会社羽村技術センター内


(74)代理人 弁理士 杉村 次郎

(54) 【発明の名称】データ処理装置

(57)【要約】

【目的】 フラッシュメモリへのデータ書き込み中において瞬時停電等の影響を受けて書き込み不良が発生したとしてもフラッシュメモリの内容を読み出す際に、データが正しく書き込まれているか否かを確認する。

【構成】 CPU5は初期設定時においてROM1からRAM3を介してEEPROM2にデータを1プロックづつ書き込むと共に、そのデータに対応付けて書き込み開始/終了を示すスタートコード、エンドコードをEEPROM2に書き込む。電源投入毎にCPU5はEEPROM2の内容をRAM3にコピーするが、その際、スタートコードとエンドコードとに基づいてEEPROM2内のデータの書き込み不良を検出する。



.)

【特許請求の範囲】

【請求項1】再書き込みが可能なフラッシュメモリを備え、このフラッシュメモリに書き込まれたデータ内容に したがって動作するデータ処理装置において、

所定単位毎にデータをフラッシュメモリに書き込む書込 手段と、

この書込手段によってフラッシュメモリにデータが書き 込まれる毎に、そのデータに対応付けて書き込み開始/ 終了を示す識別子をフラッシュメモリに付加する付加手 段と、

フラッシュメモリからデータを所定単位毎に読み出す読 出手段と、

この読出手段によってデータが読み出される毎に、それに対応する書き込み開始/終了を示す識別子が所定の条件に合致するか否かに基づいて当該データの書き込み不良を検出する検出手段と、

を具備したことを特徴とするデータ処理装置。

【請求項2】前記検出手段によってデータの書き込み不良が検出された際に、前記書込手段はフラッシュメモリに対してデータの再書き込みを行うようにしたことを特徴とする請求項(1)記載のデータ処理装置。

【請求項3】フラッシュメモリに書き込まれたデータが 修正された際に、前記付加手段はその修正データに対応 付けて書き込み開始/終了を示す識別子をフラッシュメ モリに付加するようにしたことを特徴とする請求項

(1)記載のデータ処理装置。

【請求項4】再書き込みが可能なフラッシュメモリを備え、リードオンリメモリの内容をフラッシュメモリに書き込むと共に、このフラッシュメモリの内容をランダムアクセスメモリに書き込まれたデータ内容にしたがって動作するデータ処理装置において、

リードオンリメモリから読み出されたデータを所定単位 毎にフラッシュメモリに書き込む第1の書込手段と、 この第1の書込手段によってフラッシュメモリにデータ

が書き込まれる毎に、そのデータに対応付けて書き込み 開始/終了を示す識別子をフラッシュメモリに付加する 付加手段と、

フラッシュメモリからデータを所定単位毎に読み出す読 出手段と、

この読出手段によってフラッシュメモリから読み出されたデータをランダムアクセスメモリに鸖き込む第2の書込手段と、

前記読出手段によってフラッシュメモリからデータが読み出される毎に、それに対応する書き込み開始/終了を示す識別子が所定の条件に合致するか否かに基づいて当該データの書き込み不良を検出する検出手段と、

を具備したことを特徴とするデータ処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、再書き込みが可能なフラッシュメモリを備え、このフラッシュメモリに替き込まれたデータ内容にしたがって動作する電子式キャッシュレジスタ等のデータ処理装置に関する。

[0002]

【従来の技術】一般に、フラッシュメモリは予め決めら れている書き込み可能回数の範囲内において任意に再書 き込みができるEPROMやEEPROMによって構成 されており、紫外線や電気的にデータを消去することに より再書き込みを行うようにしている。ところで、EE PROM内蔵型のデータ処理装置において、EEPRO M内にプログラムファイルやシステムプリセットデータ を初期設定する場合、製品出荷時にリードオンリメモリ から各種のアプリケーションプログラムや通信速度等を 示すシステムプリセットデータを所定単位毎に読み出し てEEPROMに書き込むようにしている。このように してEEPROM内にリードオンリメモリの内容をコピ ーした初期設定後において、データ処理装置はEEPR OMの内容にしたがって動作するが、その動作内容を一 20 部変更する必要が生じた場合にはEEPROMの内容を それに応じて修正するようにしている。

[0003]

【発明が解決しようとする課題】ところで、EEPROMに対する初期設定時やその設定内容の修正時において、EEPROMへのデータ書き込み中に停電が一時的にでも発生すると、書き込み不良となってEEPROM内のデータが破壊されてしまうおそれがあり、データ処理装置の誤動作の原因となるという重大な欠点があった。この発明の課題は、フラッシュメモリへのデータ書き込み中において瞬時停電等の影響を受けて書き込み不良が発生したとしてもフラッシュメモリの内容を読み出す際に、データが正しく書き込まれているか否かを確認できるようにすることである。

[0004]

30

【課題を解決するための手段】第1の発明(請求項

(1) 記載の発明)の手段は次の通りである。再書き込みが可能なフラッシュメモリ (例えばEEPROM)を備え、このフラッシュメモリに書き込まれたデータ内容 にしたがって動作する電子式キャッシュレジスタ等のデータ処理装置において、

(1)、
む手段は所定単位毎にデータ(例えば、アプリケーションプログラムファイルやシステムプリセットデータ)をフラッシュメモリに書き込む。

(2)、付加手段はこの暦込手段によってフラッシュメモリにデータが暦き込まれる毎に、そのデータに対応付けて書き込み開始/終了を示す識別子をフラッシュメモリに付加する。この場合、フラッシュメモリにデータが所定単位毎にむき込まれる毎に、そのデータの先頭位置50 および終了位置に同一数値を書き込み開始/終了を示す

20

3

識別子として付加するようにしてもよい。

(3)、読出手段はフラッシュメモリからデータを所定 単位毎に読み出す。

(4)、検出手段はこの読出手段によってデータが読み 出される毎に、それに対応する書き込み開始/終了を示 す識別子が所定の条件に合致するか否かに基づいて当該 データの書き込み不良を検出する。なお、前記検出手段 によってデータの書き込み不良が検出された際に、前記 書込手段はフラッシュメモリに対してデータの再書き込 みを行うようにしてもよい。また、フラッシュメモリに 書き込まれたデータが修正された際に、前記付加手段は その修正データに対応付けて書き込み開始/終了を示す 識別子をフラッシュメモリに付加するようにしてもよ い。第2の発明(請求項(4)記載の発明)の手段は次 の通りである。再書き込みが可能なフラッシュメモリを 備え、リードオンリメモリの内容をフラッシュメモリに 書き込むと共に、このフラッシュメモリの内容をランダ ムアクセスメモリに書き込み、このランダムアクセスメ モリに書き込まれたデータ内容にしたがって動作するデ ータ処理装置において、

(1)、第1の書込手段はリードオンリメモリから読み 出されたデータを所定単位毎にフラッシュメモリに書き 込む。

(2)、付加手段はこの第1の書込手段によってフラッ シュメモリにデータが書き込まれる毎に、そのデータに 対応付けて書き込み開始/終了を示す識別子をフラッシ ュメモリに付加する。

(3)、読出手段はフラッシュメモリからデータを所定 単位毎に読み出す。

(4)、第2の書込手段はこの読出手段によってフラッ シュメモリから読み出されたデータをランダムアクセス メモリに書き込む。

(5)、検出手段は前記読出手段によってフラッシュメ モリからデータが読み出される毎に、それに対応する書 き込み開始/終了を示す識別子が所定の条件に合致する か否かに基づいて当該データの書き込み不良を検出す る。

[0005]

【作用】第1の発明の手段の作用は次の通りである。フ ラッシュメモリへのデータ書き込み時においては、所定 単位毎にデータがフラッシュメモリに書き込まれると共 に、データがフラッシュメモリに書き込まれる毎に、そ のデータに対応付けて書き込み開始/終了を示す識別子 が付加される。フラッシュメモリからのデータ読み出し 時においては、所定単位毎にデータが読み出される毎 に、それに対応する識別子に基づいて当該データの書き 込み不良が検出される。第2の発明の手段の作用は次の 通りである。リードオンリメモリからフラッシュメモリ へのデータ勘き込み時においては、リードオンリメモリ に初期設定されているデータをフラッシュメモリに所定

単位毎に書き込むと共に、データがフラッシュメモリに 書き込まれる毎に、そのデータに対応付けて鸖き込み開 始/終了を示す識別子が付加される。フラッシュメモリ からランダムアクセスメモリへのデータ書き込み時にお いては、フラッシュメモリからデータが所定単位毎に読 み出される毎に、それに対応する識別子に基づいて当該 データ(フラッシュメモリ内のデータ)の書き込み不良 が検出される。したがって、フラッシュメモリへのデー 夕書き込み中において瞬時停電等の影響を受けて書き込 み不良が発生したとしてもフラッシュメモリの内容を読 み出す際に、データが正しく書き込まれているか否かを 確認することができる。

[0006]

【実施例】以下、図1~図6を参照して一実施例を説明 する。図1はEEPROM内蔵型のデータ処理装置を示 したプロック図である。このデータ処理装置はPOS (ポイント・オブ・セールス) システムを構成するPO Sターミナルとしての電子式キャッシュレジスタ(EC R) で、その内部メモリとしてROM1、EEPROM 2、RAM3を有する構成となっている。ROM1は予 め設定されている各種のプログラムファイル(オペレー ティングシステム等の基本プログラムの他、アプリケー ションプログラム)や通信速度等を示すプリセットデー 夕を固定的に記憶するリードオンリメモリで、その内容 は製品出荷時において、メイン電源投入後、MAC(メ モリオールクリア)スイッチ4が操作されると、EEP ROM2にコピーされる。ここで、ROM1からEEP ROM2にコピーされるプログラムファイルはアプリケ ーションプログラムであり、オペレーティングシステム 等の基本プログラムはEEPROM2にコピーされず、 30 CPU5はROM1をアクセスして入出力動作等をRO M1内の基本プログラムにしたがって制御する。

【0007】EEPROM2は予め決められた書き込み 可能回数の範囲内において任意に再書き込み可能なフラ ッシュメモリで、その設定内容は必要に応じて修正され る。このEEPROM2の内容はメイン電源投入時にR AM3にコピーされる。このRAM3は任意にリード/ ライドが可能なランダムアクセスメモリで、その設定内 容にしたがってCPU5は売上データの登録処理や通信 40 処理等を実行する。このようにEEPROM2の内容を メイン電源投入毎にRAM3にコピーするようにしたの は、本実施例において、1ビットづつシリアルにデータ をEEPROM2から読み出すようにしたためであり、 処理効率の向上を図る上で電源投入時にEEPROM2 の内容を一括してRAM3にコピーするようにしてい

【0008】CPU5はROM1やRAM3をアクセス してデータ処理装置の全体動作を制御する中央演算処理 装置であり、キー入力部6から入力された売上データを 表示部 7 から表示出力させたり、 R A M 3 内の各種合計

器に登録し、また、RAM3内に登録された売上データ を通信制御部8を介してマスタECR等に送信する。

【0009】図2はROM1、EEPROM2、RAM 3のメモリ内容を示したもので、ROM1はオペレーテ ィングシステム、アプリケーションプログラム等のプロ グラムファイルの他、通信速度、通信データのブロック 長等を示すシステムプリセットデータを固定的に記憶す るもので、その内容は基本プログラムを除き、EEPR OM2 にコピーされる。 EEPROM2 はROM1 から コピーされたアプリケーションプログラムやシステムプ リセットデータを記憶するもので、その内容はRAM3 内のシステムエリアにコピーされる。RAM3はユーザ ーエリア、システムエリアを有する構成で、ユーザーエ リアには各種合計器やワークメモリを有し、システムエ リアにはRAM3からコピーされたアプリケーションプ ログラムやシステムプリセットデータを記憶する領域 と、チェックNoカウンタ3-1を有する構成となってい る。このチェックNoカウンタ3-1はROM1からRA M3を介してEEPROM2へデータが所定単位毎に書 き込まれる毎に、その値がプラス「1」づつ更新される カウンタで、EEPROM2に書き込まれたデータの先 頭位置と終了位置にそのカウンタ値が書き込まれる。つ まり、このチェックNoカウンタ3-1の値はデータの書 き込み開始/終了を示す識別子で、図2(D)に示すよ うにEEPROM 2内にデータが書き込まれる毎に同一 カウンタ値がデータ書き込みの開始/終了を示す識別子 としてEEPROM2内に付加される。したがって、E EPROM2内に書き込まれた各データはチェックNoカ ウンタ3-1の値によって挾まれた状態で格納される。 以下、データの書き込み開始位置に付された識別子をス タートコード「S」、書き込み終了位置に付された識別 子をエンドコード「E」と称する。

【0010】次に、本実施例の動作を図3~図6に示すフローチャートにしたがって説明する。図3はメイン電源投入に伴って実行開始される全体動作の概要を示したゼネラルフローチャートである。先ず、メイン電源が投入されると、CPU5はMACスイッチ4が操作されたかをチェックする(ステップA1)。ここで、例えば、製品出荷時や製品納入後の初期電源等投入時等において、MACスイッチ4が操作されると、CPU5はRO 40M→RAM→EEPROM設定処理を行う(ステップA2)。

【0011】図4はこの設定処理を示したフローチャートで、この設定処理に入ると、CPU5はRAM3内のチェックNoカウンタ3-1に初期値「0」をセットしてチェックNoカウンタ3-1の内容をクリアすると共に(ステップB1)、RAM3内のシステムエリアおよび EEPROM2の内容を全て消去する(ステップB2)。次にROM1から1プロック分のデータをリードしてRAM3のシステムエリアにコピーする。この場

合、オペレーティングシステム等の基本プログラムを除くROM 1 内の全データをRAM 3 内のシステムエリアにコピーし終るまで(ステップB4)、次のプロックを指定しながら(ステップB5)、1 ブロックづつコピーしてゆく。

【0012】このようにしてROM1内のアプリケーシ ョンプログラムやシステムプリセットデータをRAM3 内のシステムエリアに全てコピーし終ると、CPU5は R A M 3 内のチェックNoカウンタ 3 - 1 に「1」を加算 してその値をインクリメントする (ステップ B 6)。そ して、このチェックNoカウンタ3-1の値をEEPRO M2内にスタートコードとしてセットしておく (ステッ プB7)。その後、CPU5はRAM3内のシステムエ リアをアクセスし、その先頭1プロック分のデータをリ ードしてEEPROM2にコピーすると共に(ステップ B8)、このデータの末尾にチェックNoカウンタ3-1 の値をエンドコードとしてEEPROM2にセットする (ステップB9)。これによってRAM3にコピーされ た先頭プロックのデータはスタートコード「1」、エン ドコード「1」によって挾まれた状態となる。そして、 RAM3内のシステムエリアの内容を全てEEPROM 2にコピーし終るまで(ステップB10)、次プロック を指定しながら(ステップB11)、チェックNoカウン タ3-1の値をインクリメントしてゆき (ステップB 6)、以下、ステップB7~B9の動作を繰り返す。こ れによって、EEPROM2内には1プロック毎にスタ ートコード、エンドコードで挾まれたデータが書き込ま れてゆく。この場合、1プロック目のスタートコード、 エンドコードはそれぞれ「1」、2プロック目のスター トコード、エンドコードはそれぞれ「2」、3ブロック 目のスタートコード、エンドコードはそれぞれ「3」… …となる。つまり、ブロック順にスタートコード、エン ドコードはシークェンシャルの数値データ「1」、

「2」、「3」……となるが、同一ブロックについては 同じ数値データとなる。

【0013】このようなROM→RAM→EEPROM設定処理が終ると、図3のステップA3に進み、システム設定フラグをEEPROM2にセットする。なお、このシステム設定フラグはROM→RAM→EEPROM設定処理が終ったことを示すフラグである。その後、通常のMAC処理に移る(ステップA4)。このように製品出荷時や製品納入後の初期電源投入時において、MACスイッチ4が操作されると、ステップA2~A4の処理が実行されるが、MACスイッチ4の操作は上述の場合に限らず、必要に応じて適宜操作されるが、この場合においても上述のステップA2~A4が実行されることは勿論である。

【0014】次に、一日の営業始め等において、メイン 電源の投入時にはMACスイッチ4は操作されないの で、ステップA5に進み、EEPROM2内にシステム

7

設定フラグがセットされているか否かをチェックする。 ここで、MACスイッチ4の操作後においては上述のようにシステム設定フラグがセットされているので、ステップA7に進み、EEPROM→RAM設定処理が行われる。一方、EEPROM2内にシステム設定フラグがセットされていなければ、MACスイッチ4が操作されなくても上述と同様にROM→RAM→EEPROM設定処理(ステップA6)を行ったのち、EEPROM2にシステム設定フラグをセットする処理(ステップA8)が行われる。

【0015】図5はEEPROM→RAM設定処理を示 したフローチャートである。先ず、EEPROM2の先 頭から1ビットづつシリアルに読み出されたデータを取 り込むことにより1ブロック分のデータが揃うと(ステ ップC1)、CPU5はそのスタートコードとエンドコ ードとを比較し (ステップ C 2)、両者が一致するか否 かをチェックする (ステップC3)。ここで、スタート コードとエンドコードとが同一数値であれば、上述した ROM→RAM→EEPROM設定処理において、EE PROM2にデータが正常に書き込まれたものと認識す るが、同一数値でなければ、瞬時停電等の影響を受けて 書き込み不良を起したものと認識する。 つまり、 EEP ROM2へのデータ書き込み中において、停電が発生し て書き込み不良が起きると、そのデータを挾むスタート コードとエンドコードとが一致しなくなるので、このス タートコードとエンドコードとの整合をチェックするこ とによってEEPROM2へのデータ書き込み中に停電 等が発生して書き込み不良が起きたか否かを認識するよ うにしている。

【0016】いま、書き込みが正常に行われたことを認識すると、CPU5はEEPROM2から読み出した1プロック分のデータをRAM3のシステムエリアに書き込む(ステップC4)。そして、次のステップC5で、EEPROM2内の全データをRAM3にコピーしたか否かをチェックし、全データをコピーと終るまで人のブロックを指定し(ステップC6)、指定プロックを指定し(ステップC6)、指定プロックを下として、かびロックを指定して1)。このようにして1ブロックでEEPROM2内のデータが正常に書き込む処理に戻るアートコードとをいってあるかることでであるアートコートでは、全プロック分のアータが正常にカートコードとを対していまれば、EEPROM2の内容を全てRAM3のシスムエリアにコピーした時点で、このEEPROM→RAM設定処理は終了する。

【0017】一方、EEPROM2からRAM3へ1プロックづつデータを書き込む過程において、<math>1プロックでもそのスタートコードとエンドコードとが一致せず、 書き込み不良が検出されると、上述した $ROM \rightarrow RAM$ → EEPROM設定処理が再び行われる(ステップC 7)。この場合、EEPROM2の内容が製品出荷時の 初期システム設定状態に戻ったことをブザーや警報ランプの点滅表示によって報知する(ステップC8)。 つまり、EEPROM2の内容は任意に修正可能であり、EEPROM2の内容を修正したのちにおいて、EEPROM2内にROM1の内容を強制的に設定して出荷時の初期状態に戻されるためその旨を報知するようにしている。

【0018】このようなEEPROM→RAM設定処理が終ると、図2のステップA9に進み、入力待ち状態と 10 なる。いま、通常のキー操作手順にしたがってあるファンクションキーが操作されたものとすると、次のステップA10ではEEPROM2に対する修正指令が入力されたか否かを調べ、その他の入力指令であれば、それに応じてRAM3内のシステムエリアをアクセスして通常処理(売上データの登録処理や通信処理等)を実行する(ステップA12)。一方、EEPROM2に対する修正指令が入力されたものとすると、ステップA11に進み、EEPROM修正処理に移る。

【0019】図6はこのEEPROM修正処理を示した フローチャートである。先ず、CPU5はEEPROM 2の内容を全て消去すると共に (ステップD1)、RA M3内のチェックNoカウンタ3-1に「0」をセットす る(ステップD2)。このようなイニシャライズ処理が 終ると、入力された修正データに基づいてRAM3内の システムエリアの内容を修正する(ステップD3)。こ の場合、RAM3内のシステムエリアの内容を一部修正 する場合には、修正部分のデータのみを入力してその内 容を修正データに書き替える。そして、修正終了が指示 されるまで(ステップD4)、RAM3の内容を修正す る処理が行われる(ステップD3)。このようにしてR AM3の内容を修正すると、CPU5はチェックNoカウ ンタ3-1の値をインクリメントし(ステップD5)、 この値をEEPROM2内にスタートコードしてセット する (ステップD6)。そして、RAM3内のシステム エリアの先頭から1プロック分のデータをリードしてE EPROM 2 にコピーすると共に (ステップD7)、チ ェックNoカウンタ3-1の値をEEPROM2内にエン ドコードとしてセットする (ステップD8)。このよう な処理ステップD5~D8は全データをコピーし終るま で(ステップD9)、次プロックを指定しながら(ステ ップD10)、1ブロックづつ繰り返される。これによ ってEEPROM2内に初期設定された内容が任意に修 正される。

【0020】そして、図2のステップA13に進み、EEPROM2にシステム設定フラグがセットされる。このため、次の電源投入時には修正された後のEEPROM2の内容がRAM3にコピーされるため(ステップA7)、CPU5は修正後の内容にしたがって通常処理を行う(ステップA12)。このようにROM1の他にE50 EPROM2が内蔵されているので、製品出荷時に初期

【0021】以上のように本実施例においては、ROM

→RAM→EEPROM設定処理およびEEPROM修

正処理において、EEPROM2へデータを1プロック

づつ書き込む際に、スタートコードとエンドコードとで

データを挾んでEEPROM2に書き込んでおき、その

後、EEPROM→RAM設定処理において、EEPR

設定された処理内容を後で任意に変更することができ

OM2からデータを読み出す際に、1プロック毎にスタ ートコードとエンドコードとが一致するか否かをチェッ クすることによってEEPROM 2内のデータの書き込 み不良を検出するようにしたから、EEPROM2への 書き込み中に停電等の異常があったか否かをEEPRO M2からデータを読み出す毎に確認することができる。 【0022】この場合、費き込み不良が検出されると、 EEPROM2の内容は製品出荷時の初期状態に戻され る。つまり、EEPROM2への書き込み中に停電等の 異常が発生したとしてもその後、EEPROM2の内容 は少なくとも製品出荷時の初期状態に戻されるので、書 き込み不良に伴う誤動作を防止することができる。この 20 要を示したゼネラルフローチャート。 場合、EEPROM 2の内容が修正されていれば、再 度、その内容を修正すればよい。また、電源投入毎に、 EEPROM 2の内容をRAM 3にコピーしたのちこの RAM3の内容にしたがって通常処理を行うようにした から、1ビットづつシリアルにデータを読み出す方式の EEPROM2を処理毎に直接アクセスするよりも処理 効率を大幅に向上させることが可能となる。また、メモ リバックアップ用の二次電池も不良となり、バックアッ

【0023】なお、上記実施例はROM→RAM→EE

PROM設定処理において、チェックNoカウンタ3-1

の値を「O」に戻すようにしたが、必ずしもチェックNo カウンタ3-1の内容をクリアする必要はない。また、

上記実施例はスタートコードとエンドコードとを同一の

プ時間を気にする必要もなくなる。

チェックNoカウンタ3-1の値としたが、例えば、1プ ロック目のスタートコードを「1」、そのエンドコード を「2」、次のプロックのスタートコードを「3」…… のようにシークェンシャル番号としてもよい。また、上 記実施例はフラッシュメモリとしてEEPROMを内蔵 したが、EPROMであってもよい。

[0024]

【発明の効果】この発明によれば、フラッシュメモリへ のデータ書き込み中において瞬時停電等の影響を受けて 容を読み出す際に、データが正しく書き込まれているか 否かを確認することが可能となり、フラッシュメモリ内 のデータの信頼性を得ることが可能となる。

【図面の簡単な説明】

【図1】実施例に係るPOSターミナルとしての電子式 キャッシュレジスタを示したプロック構成図。

【図2】ROM1、EEPROM2、RAM3の内容を 説明するための図。

【図3】電源投入に伴って実行開始される全体動作の概

【図4】図3のステップA2、A6 (ROM→RAM→ EEPROM設定処理)を説明するためのフローチャー


【図5】図3のステップA7 (EEPROM→RAM設 定処理)を説明するためのフローチャート。

【図6】図3のステップA11 (EEPROM修正処 理)を説明するためのフローチャート。


【符号の説明】

- ROM
- 30 2 EEPROM
 - 3 R A M
 - 3-1 チェックNoカウンタ
 - 4 MACスイッチ
 - 5 CPU

【図1】









S		Ε	
1	添食 寒	1	
2	データ 長 .	2	
3	ブッシュ 囲 線	3	
4	:	4	-2
EEPROM			

(D)


【図3】



【図4】







【図6】

